摘要：

本文介绍了一种卷积神经网络（CNN）内存计算加速器神经元阵列的设计，该阵列集成了SRAM存储架构和电荷域计算。在该设计中，权重直接存储在6T SRAM单元中，乘法运算采用异或非（XNOR）逻辑实现。所得的位乘积被转换为集成电容器上的电荷，这些电容器根据其对应的权重共享和累积电荷。这种方法创建了一种高度可扩展的模拟内存计算架构，解决了“内存墙”瓶颈问题，并缓解了传统冯·诺依曼系统的能耗问题。该神经元阵列加速器专为边缘计算应用（例如虚拟现实和增强现实头显以及自动驾驶电动汽车）而设计，在满足严格的功耗限制的同时，显著提高了图像处理算法的速度。

随着人工智能算法和边缘设备的日益普及，功耗和环境影响问题日益受到关注。尽管GPU和TPU拥有令人印象深刻的原始性能，但它们对片外内存的依赖加剧了内存墙问题，而且其高功耗和散热需求也阻碍了可持续运行。因此，能效已成为下一代人工智能硬件面临的关键挑战。相比之下，我们提出的模拟内存计算解决方案在显著降低能耗的同时，还能提供更高的带宽和计算速度。这符合绿色计算原则，并支持在远程或移动环境中使用电池供电甚至太阳能驱动的自持运行。此外，与当前域内存计算方法相比，电荷域技术能够提供更线性的乘加（MAC）结果，从而提高精度并简化下游信号处理。

我们的加速器采用 1.8 V 电源供电，在 180 nm 台积电工艺下可产生 0 至 1.8 V 的输出电压。通过基于存储权重精确调整电容比例，神经元阵列仅需两个时钟周期即可完成多位 MAC 运算。每次 MAC 运算的能耗降低至约 0.175 pJ，整体效率达到 5.73 TOPS/W。神经元矩阵的模拟输出可使用最小 7 位模数转换器 (ADC) 进行数字化。该架构支持对数字输入/输出流进行直接计算，并且只需稍作修改即可处理来自图像传感器的原始模拟信号。所提出的设计已通过电路级仿真进行了全面验证，证实其适用于加速现代卷积神经网络 (CNN) 中的所有卷积层。